%0 Conference Paper %B IEDM %D 2016 %T A Tunnel FET Design for High-Current, 120 mV Operation %A P. Long %A J. Z. Huang %A M. Povolotskyi %A D. Verreck %A J. Charles %A T. Kubis %A G. Klimeck %A M. J.W. Rodwell %A B. H. Calhoun %B IEDM %G eng %0 Journal Article %J Transactions on VLSI Systems (TVLSI) %D 2012 %T Tracking On-Chip Age Using Distributed, Embedded Sensors %A S. N. Wooters %A A. C. Cabe %A Z. Qi %A J. Wang %A R. W. Mann %A B. H. Calhoun %A M. R. Stan %A T. N. Blalock %B Transactions on VLSI Systems (TVLSI) %V 20 %P 12 %8 11/2012 %G eng %& 1974 %0 Journal Article %J Transactions on VLSI Systems (TVLSI) %D 2011 %T Tracking On-Chip Age Using Distributed, Embedded Sensors %A Stuart N. Wooters %A A. C. Cabe %A Z. Qi %A J. Wang %A R. W. Mann %A B. H. Calhoun %A M. R. Stan %A Travis N. Blalock %B Transactions on VLSI Systems (TVLSI) %G eng %0 Conference Paper %B ICCD %D 2009 %T A Technology-Agnostic Simulation Environment (TASE) for Iterative Custom IC Design across Processes %A S. Nalam %A M. Bhargava %A Ringgenberg, K. %A K. Mai %A B. H. Calhoun %B ICCD %P 523-528 %G eng %1 Nalam_ICCD2009_slides.pdf|Nalam_ICCD2009_slides.pdf